目前只是希望能够对VHDL源文件进行词法分析、语法分析和语义分析,并产生中间格式的输出。至于怎样把这个中间格式的文件映射成芯片或者最终布局的物理划分,则需要在将来完成。
有兴趣一起完成这个项目的可以联系 jiashu888@gmail.com
没有任何数据可供显示